Principes de conception et considérations de sélection pour les fréquences fractionnaires dans les oscillateurs à cristal
Lors de la conception de systèmes d'horloge matérielle, les ingénieurs rencontrent souvent une classe de fréquences d'oscillateurs à cristal apparemment « irrégulières », telles que 11,0592 MHz, 3,579545 MHz et 19,6608 MHz. Ces fréquences avec des composantes décimales ne sont pas choisies arbitrairement, mais sont le résultat inévitable de considérations de conception basées sur les protocoles de communication, les -contraintes de division de fréquence et les exigences d'inversion au niveau du système-. Partant des principes fondamentaux, cet article analyse la logique derrière la génération de fréquences fractionnaires et propose des méthodes de criblage pratiques pour la sélection des composants.
- Logique de conception de base des points de fréquence fractionnaires
En tant que source d'horloge système, la sélection de fréquence de l'oscillateur à cristal est toujours adaptée pour répondre aux exigences de synchronisation précises des circuits numériques en aval (tels que les PLL, les diviseurs et les communications série). L’émergence de points de fréquence fractionnaires provient principalement des quatre types de contraintes de conception suivants :
1.Adaptation à la division entière UART pour garantir des débits en bauds série gratuits en cas d'erreur
Le débit en bauds série est dérivé de l'horloge système par division entière, selon la formule suivante : Débit en bauds=Fréquence d'horloge / Facteur de division
Pour générer avec précision des débits en bauds standard (tels que 9 600, 19 200 ou 115 200 bps), la fréquence d'horloge doit être divisible par le diviseur sans reste. En prenant 1,8432 MHz comme exemple, après division de suréchantillonnage 16 fois :
1,8432 MHz ÷ 16=115.2 kHz, ce qui équivaut à 115 200 bps.
De même, 11,0592 MHz et 19,6608 MHz sont respectivement 6 fois et 10,666… fois 1,8432 MHz (en fait, 11.0592=1.8432 × 6, 19.6608=1.8432 × 10,666… nécessite une PLL), mais il est plus courant de les utiliser directement comme fréquence d'horloge pour les MCU tels que le 51 micro-contrôleur, permettant au diviseur UART interne pour générer tous les débits en bauds standard par division. Si une fréquence entière de 20 MHz est sélectionnée, elle ne peut pas être divisée uniformément par 115 200, ce qui entraîne une erreur cumulative et provoque des erreurs de trame ou une perte de paquets.
2.La prise en charge d'une architecture à division de fréquence binaire-simplifie la conception de l'arborescence d'horloge
Les fréquences telles que 20,48 MHz, 10,24 MHz et 5,12 MHz peuvent toutes être exprimées sous la forme 2ⁿ × 10 kHz (par exemple, 20,48 MHz=2048 × 10 kHz). Après avoir mis en cascade ces fréquences via une division de fréquence binaire, des domaines sous-horloge tels que 10,24 MHz, 5,12 MHz, 2,56 MHz, 1,28 MHz, etc. peuvent être générés. Cette approche est bien adaptée à la mise en œuvre de la division de fréquence à l'aide de compteurs binaires ou de registres à décalage, ce qui donne une structure de circuit simple avec des relations de phase bien définies et des marges de synchronisation cohérentes entre les différentes horloges divisées en fréquence. Ces fréquences sont couramment utilisées comme fréquences de base dans les DSP, PLC et servomoteurs industriels.
3.Synthétisé via PLL pour répondre aux normes de communication-haute vitesse et d'échantillonnage audio/vidéo
Les SoC, modules optiques et processeurs vidéo modernes intègrent des PLL, qui utilisent généralement des fréquences entières standard (telles que 25 MHz ou 24 MHz) comme référence, puis génèrent des fréquences non standard spécifiques-par division ou multiplication entière, ou division fractionnaire. Les exemples typiques incluent :
74,25 MHz : horloge d'échantillonnage vidéo haute-définie par la norme SMPTE, utilisée pour des formats tels que 1080i et 720p ;
33,1776 MHz : courant dans les codecs audio et les frontaux RF à large bande- ; lorsqu'il est utilisé avec une PLL, il peut générer avec précision les familles de fréquences d'échantillonnage audio de 44,1 kHz ou 48 kHz ;
25,000625 MHz : certains PHY Ethernet utilisent une horloge de 25 MHz avec une PLL fractionnaire pour générer un débit de données série précis de 125 MHz afin de prendre en charge un débit de ligne de 1 Gbit/s (notez que des multiples entiers de 25 MHz sont couramment utilisés dans la pratique ; ceci est fourni ici à des fins d'illustration uniquement).
Il convient de noter que la division de fréquence fractionnée introduit une gigue déterministe et des signaux parasites. Pour les applications sensibles au bruit de phase, la priorité doit être donnée aux fréquences cibles qui peuvent être obtenues directement par division de fréquence entière, ou à l'utilisation de PLL à faible bruit-avec des bandes passantes de boucle configurées de manière appropriée.
4. Adhésion aux protocoles industriels historiques et aux considérations CEM
Protocoles historiques : USB 2.0 spécifie une horloge haute vitesse-de 48 MHz ; Les MAC Ethernet utilisent 25 MHz ou 125 MHz ; et les horloges en temps réel - (RTC) fonctionnent à 32,768 kHz (2¹⁵ Hz). Ces fréquences ont été fixées lors de l’établissement des normes et ont depuis été adoptées dans l’ensemble de la chaîne industrielle, devenant de facto des normes.
Compatibilité électromagnétique (CEM) : les harmoniques d'ordre supérieur-de fréquences entières peuvent se chevaucher avec les bandes d'alimentation électrique, RF ou de communication sans fil, introduisant ainsi des interférences. La sélection d'une fréquence d'oscillateur avec une composante fractionnaire peut disperser ou déplacer l'énergie harmonique, réduisant ainsi les risques EMI et réduisant les coûts de filtrage et de blindage.
- Autres facteurs clés dans la sélection d'un oscillateur à cristal
Outre la valeur de fréquence, les facteurs techniques suivants sont tout aussi importants pour la sélection :
Bruit de phase et gigue
Bien que les PLL puissent synthétiser n'importe quelle fréquence, la division de fréquence fractionnaire dégrade considérablement le bruit de phase proche du -niveau final et la gigue aléatoire. Pour les applications telles que les modules optiques-haute vitesse, les radars à ondes millimétriques-ou les liaisons frontales 5G, il est recommandé de sélectionner directement des oscillateurs à cristal avec des fréquences natives qui répondent aux spécifications de bruit de phase pour éviter des marges d'intégrité de signal insuffisantes par la suite.
Délai et coût
Les fréquences non-standard ou personnalisées nécessitent généralement de longs délais de livraison et entraînent des coûts d'ingénierie élevés. Dans des limites de performances acceptables, la priorité doit être donnée aux fréquences standard de l'industrie- (telles que les fréquences entières courantes telles que 25 MHz, 27 MHz, 40 MHz et 50 MHz, ainsi que les fréquences fractionnaires standard mentionnées dans cet article) pour raccourcir le cycle de R&D et contrôler les coûts de nomenclature.
Compatibilité avec les substituts nationaux
Actuellement, les fabricants nationaux d'oscillateurs à cristal de quartz couvrent la grande majorité des fréquences standard entières et fractionnaires couramment utilisées. Lors de la sélection d'un appareil, concentrez-vous sur la stabilité de l'alimentation, les caractéristiques de température (telles que ±10 ppm et ±20 ppm) et les paramètres de capacité de charge pour garantir la compatibilité avec les exigences d'entrée d'horloge de la puce du contrôleur hôte.
- Recommandations pratiques de sélection
D'abord,déterminer les contraintes d'horloge système: Répertoriez les fréquences d'horloge précises requises par tous les périphériques (UART, I2S, SPI, Ethernet, USB, Vidéo) et leurs marges d'erreur admissibles.
Dérivez la fréquence fondamentale de l’oscillateur à cristal en sens inverse :Si le microcontrôleur dispose d'une PLL intégrée-, sélectionnez un oscillateur à cristal de référence capable de générer les fréquences cibles via des rapports de division fractionnaires entiers ou faibles-. Donnez la priorité aux fréquences dont le rapport de division est inférieur à 100 et dont le dénominateur est une puissance de 2.
Vérifiez l'erreur de division: Calculez si l'erreur de division est inférieure à l'écart maximal de débit en bauds/taux d'échantillonnage autorisé par les périphériques (généralement < ± 2 %).
Évaluer le risque EMI :Effectuer une analyse spectrale des harmoniques-haute fréquence ; si nécessaire, sélectionnez un point de fréquence qui s'écarte des harmoniques d'ordre entier -.
Tenez compte de la disponibilité et du coût : tout en répondant aux exigences de performances, sélectionnez un modèle largement disponible sur le marché et un type de boîtier (par exemple, HC-49S, SMD 3,2 × 2,5 mm) qui répond aux exigences de production.